RTL程序模块经过逻辑综合以后就生成了门级电路。既然RTL程序已经通过仿真，为何还要对门级电路进行仿真呢？这主要有一下几个原因

      1.在RTL仿真中一般不考虑门的延时，也可以说进行零延时仿真。在这种情况下，系统的工作速度不能得到正确的验证。不仅如此，由于门延时的存在，还会对系统内部工作过程及输入带来意想不到的影响。

      2.在RTL描述中，像“Z”和“X”那样的状态，在描述中是可以讲起屏蔽，但是利用逻辑综合工具，根据不同的约束条件，对电路进行相应变动时，这种状态就可能发生传播。在门级电路仿真中出现这种状态是不允许的。

*博客内容为网友个人发布，仅代表博主个人观点，如有侵权请联系工作人员删除。